Technical Information: PicoBlaze Soft Processor
|
|
Lance Roman / President Roman-Jones Inc.
Brad Fayette / Senior Software Engineer Roman-Jones Inc.
(2003.10.1)
FPGA의 마이크로프로세서 구현은 구형 8051 제품을 지원하는 솔루션이다. 구형 8051 제품은 더 이상 사용되지 않는 요소를 제거하고, 비용을 절감하고, 구성 요소 수를 줄이며, 전반적인 성능을 개선하기 위해 재설계 작업이 진행되고 있다. 새로운 FPGA 내장형 PB8051 설계를 채택하면 기존의 내부 소프트웨어 툴과 현재 친숙한 아키텍처 기반을 그대로 사용하면서 완성된 설계를 빠르게 구현할 수 있다. 통합 PB8051은 FPGA에서 사용자의 요구에 맞게 수정할 수 있다.
1달러에 불과한 인텔 8051 마이크로프로세서를 FPGA에 탑재하기 위해 10달러 상당의 FPGA 패브릭을 사용해야 하는 문제를 해결할 방법은 에뮬레이션이다. 로만 존스(Roman-Jones)는 소프트웨어 에뮬레이션을 사용하여 자일링스 8비트 소프트코어인 PicoBlazeTM(PB)에 장착되는 새로운 유형의 PB8051 프로세서 코어를 개발했다. 새로운 PB8051 프로세서는 다른 경쟁 업체 소프트-코어에 비해 크기가 70% 이상 축소되었지만, 성능은 그대로 유지된다. PB8051은 에뮬레이션을 통해 만들어진 자일링스 AllianceCORE™ 마이크로프로세서이다.
인텔 8051 마이크로프로세서 계열은 세계적으로 인기 있는 아키텍처 환경 중 하나로, 여전히 많은 내장형 애플리케이션(Embedded Application)의 핵심이다. 이전의 프로젝트에 사용되었던 코드를 이용하는 설계자도 많지만, 한편으로는 새 코드를 작성하는 설계자도 있어 이 프로세서는 영원히 사라지지 않을 것이다.
8051은 ASIC 패브릭용으로 설계된 아키텍처이다. 따라서 FPGA에서는 비효율적이고 과도한 로직을 사용해, 성능 효과는 아주 미미하다.
FPGA의 마이크로프로세서 구현은 더 이상 사용되지 않는 요소를 제거하고, 비용을 절감하고, 구성 요소 수를 줄이고, 전반적인 성능을 개선하기 위해 재설계 작업이 진행되고 있는 구형 8051 제품을 지원하는 솔루션이다. 새로운 FPGA 내장형 PB8051 설계를 채택하면 기존의 내부 소프트웨어 툴과 현재 친숙한 아키텍처 기반을 그대로 사용하면서 완성된 설계를 빠르게 구현할 수 있다. 또한 통합 PB8051은 FPGA에서 사용자의 요구에 맞게 수정할 수 있다.
프로그래머들은 다년간 마이크로프로세서 에뮬레이션을 하나의 소프트웨어 개발 방법으로 사용해 왔다. 덕분에 대상 하드웨어에서 테스트하기 전에 개발 플랫폼에서 코드를 작성하여 테스트하는 것이 가능해졌다. 대상 마이크로프로세서 아키텍처가 FPGA 자원의 효율적인 구현 및 사용에 적합하지 않을 때에도 같은 개념이 적용될 수 있다. PB8051 에뮬레이션 프로세서는 다음과 같은 특징을 가진다.
그림 1과 같이 에뮬레이션 프로세서의 아키텍처는 여러 가지 요소로 구성된다. 각 요소는 독립적으로 설계되지만 함께 연결되어 하나로 동작된다.
<그림 1> PB8051 블록 도표
PicoBlaze 호스트 프로세서는 에뮬레이션 시스템의 핵심 요소로, PB8051 에뮬레이션 프로세서 코어의 아키텍처를 결정한다. 구성 요소는 다음과 같다.
가령, 8051 어큐뮬레이터 패리티를 처리하는 PSW(Program Status Word) 레지스터에 있는 패리티 비트가 좋은 예이다. 이 기능은 실행된 모든 8051 명령에 대해 수행되어야 하며, 여러 PicoBlaze 명령 사이클이 소요될 수 있다. 따라서 이 기능은 하드웨어에서 처리한다.
1K x 16 블록 ROM 하나에 실제 에뮬레이션을 수행하는 PicoBlaze 코드가 저장된다.
에뮬레이션 프로그램은 향상된 속도와 효율성을 제공하도록 매우 간결하고 안정적인 PicoBlaze 어셈블러 코드로 작성되어야 한다. 에뮬레이션 프로그램은 다음과 같은 세그먼트로 나누어진다.
PicoBlaze 코드 외에 자바 소프트웨어 유틸리티도 PicoBlaze 목록(.LOG 파일)에서 ROM 테이블로 가져온 기호를 처리한다. 이러한 .LOG 파일은 8051 opcode를 디코드 하는데 사용된다. 이 프로그램은 또한 자일링스 코어 제너레이터 시스템이 PicoBlaze 코드 ROM을 생성하기 위해 사용하는 COE 파일도 만든다. 이러한 모든 과정은 PB8051을 통합하는 설계자에게 어떠한 영향도 주지 않는다.
PB8051의 ‘하드웨어 중심 특성’은 로직 설계가 에뮬레이션된 8051 프로세서와 인터페이스하는 사용자 백엔드 방식 인터페이스에서 비롯된다. 백엔드 인터페이스는 PicoBlaze 플랫폼에 의해 제어되는 에뮬레이션 주변기기의 한 부분이다.
8051 프로세서 계열에 포트, 기능, 특성 및 핀아웃을 정의하기 위한 수많은 파생 항목이 있는 것과 마찬가지로 백엔드 인터페이스도 동일한 기능을 지원한다. PB8051에는 8051의 ROM-less 버전인 일반 8031과 유사한 백엔드 인터페이스가 있다.
로만 존스(Roman-Jones)는 사용되지 않은 직렬 포트를 제거하거나 80C652 파생물을 에뮬레이션하기 위해 I2C 포트를 추가하는 등과 같이 특정 8051 요구를 충족시킬 수 있도록 고객 요구에 맞춘 백엔드 인터페이스를 제공한다.
PB8051을 나머지 설계에 통합하는 것은 쉽다. 왜냐하면 참조 디자인과 자일링스의 디자인 툴인 ISE 프로젝트의 예를 모두 제공하기 때문이다.
그림 1에 사용자 백엔드 인터페이스에서 사용할 수 있는 신호 이름이 나와 있다. VHDL 또는 Verilog 템플릿이 정확한 신호 이름을 제공하는데, 대부분은 8051 설계자들에게 이미 잘 알려진 신호이다. 새로운 유형의 신호에는 다음과 같은 것들이 있다.
PB8051은 최상위 설계에 통합되는 컴포넌트로 사용된다. 사용자는 8051 프로그램이 온칩 블록 RAM과 오프칩 EPROM 중 어디에 상주하는지 결정한다.
주변기기는 P1/P3 포트 라인 또는 외부 주소 및 데이터 버스에 연결할 수 있다. 편의상 프로그램 메모리 공간과 데이터 메모리 공간의 주소 및 데이터 라인을 분리했기 때문에 기존 멀티플렉서 회로는 더 이상 필요하지 않다.
8051 프로그램을 포함한 전체 설계가 FPGA에 상주하는 경우, 간단히 EXT_ BUS_HOLD를 ‘low’로 설정하여 클럭 속도로 실행하는 이점을 충분히 이용한다. 만약 오프칩 EPROM을 사용하거나 속도가 느린 주변기기를 장착하려면 EXT_ BUS_HOLD를 ‘high’로 설정하여 대기 상태를 삽입할 수 있다. 당사가 제공하는 참조 설계 중 하나에 대기 상태를 생성하는 그림이 나와 있다.
PB8051 설계 구현시 Netlist를 프로젝트 디렉토리에 넣은 다음 VHDL 또는 Verilog 설계의 컴포넌트를 추가하는 것 외에도 몇 가지 사항을 더 고려해야 한다. 나머지는 ISE 소프트웨어가 처리한다. ISE Schematic Capture 또한 지원된다.
최종 설계 단계에서 사용자가 친숙한 시뮬레이터에 사용할 수 있도록 PB8051의 동작 시뮬레이션 모델도 함께 제공한다. Modeltech 및 AldecTM 시뮬레이터는 작동 테스트를 거쳤다. P&R(Place-and-Route)이후 시뮬레이션 또는 타이밍 시뮬레이션은 종래의 설계 플로우를 따른다. 8051 명령이 실행되는 과정을 시뮬레이션 파형으로 확인할 수 있다. 따라서 쉽고 빠른 오류 발견과 동작 디버깅이 가능하다. 또한 자일링스에서는 예제 파형 파일과 함께 참조 테스트 벤치도 제공한다.
기존의 방법으로 8051 프로그램을 생성하려면 주로 사용하는 C 컴파일러나 어셈블러 및 링커(필요에 따라)를 사용하여 EPROM을 만들 때와 동일한 인텔 hex(16진) 형식 파일을 만든다. 소프트웨어 코드 측면에서 보면 PB8051이 일반 8051처럼 보이기 때문에 기존 hex 파일도 사용할 수 있다. 8051 소프트웨어를 온칩 블록 RAM에 넣는 설계에 사용할 수 있도록 인텔 hex to .COE 유틸리티가 포함된다. 온칩 프로그램 스토리지는 최대 성능의 속도를 제공한다.
또한 설계를 쉽고 빠르게 테스트하고 디버깅하려면 설계 툴을 사용하는 것이 좋다. 가장 유용한 툴은 Modeltech 또는 Aldec 프로그램과 같은 HDL 시뮬레이터이다. 대부분의 문제점과 버그는 동작(behavioral) 수준에서 해결할 수 있다. 보드상의 디버깅인 경우에는 자일링스 ChipScopeTM 통합 로직 분석기를 툴로 선택하는 것이 좋다. PB8051에 사용할 수 있는 소스 코드 디버거 툴은 아직까지 없다.
무엇보다 8051 하드웨어/소프트웨어를 FPGA 설계에 통합하기 전에 설계자는 먼저 두 가지 모두에 대해 어느 정도의 지식이 있어야 한다. PB8051 코어는 사용 및 통합이 쉽도록 설계되어 있다. 설계자의 8051 하드웨어 및 소프트웨어 전문 지식, 즉 부품에 대한 이해와 소프트웨어 개발 툴을 사용한 8051 코드 작성 경험이 있어야 한다. PB8051을 사용하는 기본적인 설계 흐름은 일반 패키지 형식 프로세서 흐름과 동일하다. PB8051을 자일링스 기반에 통합하는 것은 자일링스 코어 제너레이터 툴을 사용하여 코어를 만드는 것과 매우 유사하다. 만약 VHDL 또는 Verilog 언어에 익숙하고 자일링스를 이용해 설계를 한 경험이 있다면 준비가 끝난 것이다.
PB8051을 예로 들어 설명한 것처럼, 에뮬레이션을 통해 FPGA에 마이크로프로세서를 통합하는 방식은 완전한 하드웨어 기능 중심의 설계에 대한 실용적 대안이다. FPGA 패브릭 사용량을 줄이는 전략은 부품 비용을 절감할 수 있다. PB8051 프로세서를 채택하면 구성 요소 수가 줄고 보드 디버깅이 간편하며, 주변기기/8051 마이크로-인터페이스의 성능을 최적화할 수 있다.
|
|
|
|
- 영어원문
