FPGA에 대한 진실과 거짓, 그리고 프로토타입
기재: 2004년 11월 16일

By Lauro Rizzatti

거의 어느 누구라도 FPGA 디바이스 두 개를 보드에 올려 놓고서는 "프로토타이핑할 준비는 완료됐다"고 선언할 수 있다. 그러나 FPGA가 두 개일 경우 이는 반드시 맞는 얘기라고는 할 수 없다. 더군다나 FPGA가 5~6개 이상일 경우에는 비현실적이다.

FPGA 프로토타이핑 서비스 카타로그를 보면 수많은 업체명들이 나열되어 있는데, 문제는 이들간의 차별점이 무엇인가 하는 것이다. 제품들의 용량 및 성능 사양을 들여다 보면 그것을 알아내기는 더욱 어려워진다.

무엇보다도 FPGA의 성능 측정을 위한 공식 표준이나 심지어는 측정 방법에 대한 묵시적 합의사항 조차도 존재하지 않기 때문에 숫자 놀음이 이루어질 가능성이 높다. 예컨대 Xilinx사의 경우, Virtex-II의 최고속 버전이 400MHz의 속도를 제공한다고 주장한다. 그러나 FPGA 프로토타이핑 플랫폼 상에 이들의 최대 제품 대여섯 개를 탑재한 위에 300만 ASIC 게이트의 디자인을 매핑시키고 나면 실행 속도는 기껏해야 수 메가헤르쯔에 불과해지고 만다. 도대체 어떻게 된걸까?

첫째, I/O 패드당 전파 지연이 수 나노초이므로, FPGA 다섯 개가 인터커넥트될 때마다 최대 실행 속도에서 조금씩 감해지게 된다. 둘째, FPGA의 I/O 핀 수는 제한되어 있기 때문에 I/O 시그널에 대해 다중 데이터 전송 속도를 적용할 수 밖에 없어 이 또한 속도를 최소한 동일한 곱셈 인수만큼 떨어뜨리게 된다. 셋째, 멀티포트 액세스 기능을 갖춘 메모리의 존재 또한 속도를 더욱 떨어뜨리게 된다.

현실적으로 자신의 디자인을 10MHz 속도로 실행시킬 수 있다면 운이 좋은 것이다. FPGA 프로토타이핑 벤더들은 분할 툴도 클럭 트리들을 자동 배선할 수단도 제공하지 않는다. I/O 바운더리 상에서 여러 데이터 전송 속도들을 관리할 수 있는 툴들도 제공하지 않는다. 그런데도 일단 300만 ASIC 게이트들을 간신히 매핑하고 나면 우리는 프로토타이핑 준비가 되었노라고 말한다. 정말 그럴까?

임베디드 소프트웨어를 검증할 생각이라면 소프트웨어 디버거에 JTAG 연결을 하는 것만으로도 충분할지도 모른다. 하지만 하드웨어를 디버깅할 생각이라면 다른 방법을 찾는 편이 낫다.

전통적인 FPGA 프로토타이핑 툴들은 단연코 개선이 필요하며, 업계는 이러한 솔루션들의 평가에 도움이 될만한 표준적인 측정 방법을 필요로 하고 있다. 임베디드 소프트웨어를 검증할 수 있는 능력은 극히 중요하다. 즉, 이러한 툴들은 하드웨어 디자이너들과 임베디드 소프트웨어 개발 업계를 지원할 수 있을 정도의 융통성을 가져야 하는 것이다.

그러한 개선이 이루어질 때까지는 다음과 같은 오랜 격언을 마음에 새겨두자. "사는 쪽에서 조심할 것."

Lauro Rizzatti씨는 캘리포니아주 새너제이에 소재한 EVE(Emulation and Verification Engineering) USA사의 제너럴 매니저이다.

본 기사는 http://www.eetkorea.com/article_content.php3?article_id=8800351774에 있는 전자 엔지니어 기사에서 인쇄한 것입니다.

본 웹사이트에서 임의의 제품이나 서비스, 또는 간행물에 대해 설명하거나 언급(하이퍼링크를 통한 설명이나 언급을 포함하여)한다고 해서 eMedia Asia Ltd. 사가 그 제품이나 서비스, 또는 간행물을 추천한다는 뜻은 아닙니다. eMedia Asia Ltd. 사는 구체적인 서면 증명을 통한 경우 외에는 본 웹사이트를 통해 제안되는 제품 및 소프트웨어를 보증하지 않으며, 보증하는 경우라 해도 공급자가 그같은 제품이나 소프트웨어와 관련하여 제공하는 서면 인가서나 보증서를 통해서만 보증합니다.